nand and nor gates in hindi definition diagram circuit नथ गेट तथा नापि गेट किसे कहते हैं व्यंजक बूलियन

नथ गेट तथा नापि गेट किसे कहते हैं व्यंजक बूलियन nand and nor gates in hindi definition diagram circuit ?

मूलभूत तर्क अवयव (FUNDAMENTAL LOGIC ELEMENTS)

तर्क (logic) व्यक्ति विशेष का वह क्षेत्र है जिससे विचारणीय कथन की सत्यता ( truthness ) या असत्यता (falseness) को परखा जाता है। यदि कथन सत्य है तो यह देखा जाता है कि यह किन-किन परिस्थितियों में सत्य होता है। उदाहरण के तौर पर, यदि हम कहें कि बल्ब प्रकाशवान है तो यह उन परिस्थितियों में होगा जब बल्ब ठीक है तथा बल्ब में धारा प्रवाहित हो रही है। अतः कथन को तर्क के रूप में निम्न प्रकार से लिख सकते हैं-

बल्ब प्रकाशवान है यदि बल्ब ठीक है तथा बल्ब में धारा प्रवाहित हो रही है।

उपरोक्त उदाहरण में प्रथम वाक्य मूल वाक्य है और शेष दोनों वाक्य प्रतिबन्ध है। अतः व्यवहारिक जीवन में नित प्रतिदिन काम आने वाले कथनों को सत्य / असत्य या हाँ/नहीं केवल दो कथनों में तार्किक रूप से व्यक्त किया जा सकता है। उपरोक्त अवस्था के लिये एक सत्यमान सारणी (truth table) की रचना की जा सकती है।

हाँ नहीं या सत्य / असत्य कथनों को भिन्न वोल्टता स्तरों (voltage levels) से निरूपित करें तो ऐसे परिपथों की रचना की जा सकती है जिनके द्वारा सत्यमान सारणी में प्राप्त निष्कर्ष प्राप्त किये जा सकते हैं।

तर्कसंगत कथनों को गणितीय पद्धति से हल करने के लिए 1856 में जार्ज बूल (George Boole) ने द्विआधारी संकेतां (0 तथा 1) का उपयोग कर बीजगणित ( algebra) का विकास किया जिसे बूलीय बीजगणित ( Boolean algebra) कहते हैं। इन गणितीय तर्कसंगत (logical) कथनों को द्विअंकीय परिपथों द्वारा हल करने के लिए तीन मूलभूत तर्क परिपथों (basic logic circuits) का उपयोग किया जाता है। इन्हें आधारभूत तर्क द्वार (गेट) (basic logic gates) भी कहते हैं। ये तर्क गेट (द्वार) हैं- AND, OR तथा NOT। इन तीन तर्क द्वारों के संयोजन से जटिल अंकीय परिपथ (complex digital circuits) जैसे अभिकलित्र (computer) आदि का निर्माण किया जा सकता है।

द्विआधारी पद्धति में संकेतांक 1 व 0 दो स्पष्ट वोल्टता स्तरों से निरूपित होते हैं। यदि अवस्था 1 उच्चतर वोल्टता स्तर (higher voltage level) अर्थात् अधिक धनात्मक वोल्टता है तथा अवस्था 0 निम्नतर वोल्टता स्तर (lower voltage level) है, तो निकाय में धनात्मक तर्क (positive logic) माना जाता है। इसके विपरीत ऋणात्मक तर्क के निकाय में अधिक ऋणात्मक वोल्टतां स्तर को अवस्था 1 तथा अधिक धनात्मक स्तर को अवस्था 0 माना जाता है। यह पद्धति स्तरीय तर्क (level logic) पद्धति कहलाती है। एक अन्य पद्धति गतिक (dynamic) या स्पंद-तर्क (pulse logic) पद्धति होती है। इसमें स्पंद की उपस्थिति द्वयंक (bit) 1 व स्पंद की अनुपस्थिति द्वयंक 0 द्वारा निरूपित करते हैं। स्पंद वोल्टता धनात्मक व ऋणात्मक हो सकती है और इसी के अनुसार तर्क निकाय भी धनात्मक या ऋणात्मक कहलाता है।

(i) ‘ऐण्ड गेट’ या अथ-द्वार ( AND Gate)- ऐण्ड गेट में दो या दो से अधिक निवेश (inputs) व एक निर्गम (output) होता है। इसका प्रचालन निम्न सिद्धान्त के आधार पर होता है।

‘ऐण्ड गेट’ के निर्गम पर अवस्था 1 केवल उस स्थिति में होती है जब सब निवेश अवस्था 1 में हो

बूलीय व्यंजक में ऐण्ड संक्रिया (AND operation) को डॉट (.) लगाकर अथवा संक्रिया चिन्ह की अनुपस्थिति में निरूपित किया जाता है। उदाहरणार्थ यदि निवेश A व B हैं तथा इनमें AND संक्रिया के फलस्वरूप निर्गम X है तो

X=A.B या X = AB

इस समीकरण को निम्न प्रकार से व्यक्त किया जायेगा-

X, A ऐण्ड B के तुल्य हैं।

ऐण्ड संक्रिया की सत्यमान सारणी (truth table) निम्न होगी-

इस प्रकार जब कोई भी निवेश A या B या दोनों 0 अवस्था में होते हैं तो निर्गम X भी अवस्था 0 में होता है। परन्तु जब सब निवेश A और B दोनों अवस्था 1 में होते हैं तो निर्गम X भी 1 अवस्था में होता है।

AND गेट को संपात-गेट ( coincidence gate) भी कहते हैं क्योंकि इसके गुण के अनुसार जब सब निवेश

अवस्था 1 में संपाती होते हैं तभी निर्गम अवस्था 1 में होता है।

इस गेट का व्यवहार तर्क संगत गुणन (logical multiplication) के समान होता है

(0.0=0, 0.1=0, 1.0=0, 1.1 = 1)

AND गेट का प्रतीक चित्र ( 8.4 – 1 ) में प्रदर्शित किया गया है।

AND द्वार की संक्रिया श्रेणीक्रम में लगे विद्युत – स्विचों से निरूपित की जा सकती है (चित्र 8.4-2)। निवेश पर खुला स्विच अवस्था 0 व बन्द स्विच अवस्था 1 निरूपित करता है। निर्गम पर बल्ब की प्रदीप्त अवस्था 1 निरूपित करती है व अदीप्त अवस्था 0 निरूपित करती है। इस चित्र से स्पष्ट है कि बल्ब अदीप्त अवस्था में रहेगा जब कोई भी स्विच अथवा सब स्विच खुले होंगे। बल्ब प्रदीप्त अवस्था ( 1 ) में तभी होगा जब सब स्विच बन्द ( अवस्था 1 में) होंगे।

(ii) ‘और गेट’ या अपि द्वार (OR Gate) -‘ और गेट’ दो या दो से अधिक निवेश तथा एक निर्गम वाला गेट होता है। ‘और गेट’ की संक्रिया निम्न सिद्धान्त पर आधारित है।

जब भी एक या एक से अधिक निवेश अवस्था 1 में होते हैं तो ‘और गेट’ का निर्गम अवस्था 1 प्राप्त लेता है।

इस प्रकार ‘और गेट’ के निर्गम पर अवस्था 0 तब ही प्राप्त होगी जब कि सब निवेश अवस्था 0 पर होंगे। ‘और गेट’ की संक्रिया बूलीय व्यंजक में प्लस चिन्ह (+) लगाकर निरूपित की जाती है। उदाहरण के लिये यदि निवेश A व B है तथा OR (और) संक्रिया के फलस्वरूप निर्गम X है तो

X = A+B

इस समीकरण को निम्न प्रकार से व्यक्त किया जायेगा ।

X, A ‘ और ‘ B के तुल्य है।

OR संक्रिया की सत्यमान सारणी (truth table) निम्न होगी-

OR गेट का प्रतीक चित्र ( 8.4-3) में प्रदर्शित किया गया है।

OR गेट की संक्रिया समान्तर संबंधन में वैद्युत स्विचों से की जा सकती है। (चित्र (8.44)। चित्र से स्पष्ट है कि बल्ब की प्रदीप्त अवस्था ( अवस्था 1 ) किसी भी स्विच A अथवा B के बन्द होने की स्थिति ( अवस्था 1 ) से प्राप्त हो जायेगी। बल्ब अदीप्त अवस्था ( अवस्था 0) में तभी होगा जब सब स्विच खुले हों अर्थात् अवस्था 0 में हों।

(iii) ‘नॉट गेट’ या ‘न द्वार’ (NOT Gate ) : प्रतिलोमक परिपथ (Inverter circuit ) ‘नॉट गेट’ या ‘न द्वार’ में केवल एक निवेश व एक निर्गम होता है। यह ‘निषेध तर्क’ (negation) का कार्य करता है। जब NOT गेट का निवेश अवस्था 0 में होता है तो निर्गम पर विपरीत अर्थात् अवस्था । प्राप्त होती है तथा जब निवेश अवस्था । में होता है l निर्गम अवस्था 0 प्राप्त कर लेता है। इस गेट की संक्रिया के कारण निर्गम पर प्राप्त अवस्था निवेश पर ล आरोपित अवस्था के विपरीत होती है। इसी कारण, इस गेट को ‘प्रतिलोमक’ (Inverter) भी कहते हैं।

NOT गेट की सत्यमान सारणी (truth table) निम्न होगी-

NOT संक्रिया संकेत रेखा के अन्त में लघु आकार के वृत द्वारा निरूपित की जाती है, चित्र ( 8.4-5)। किसी निवेश A पर NOT संक्रिया के कारण प्रतिलोमित A प्राप्त होता है जिसे A पर डैश (dash) लगाकर या रेखिका (bar) लगाकर प्रदर्शित करते हैं। प्रतिलोमत A को ‘नॉट A’ (NOT A) या A का पूरक (complement of A) कहते हैं। NOT गेट की संक्रिया निर्गम के समान्तर जुड़े वैद्युत स्विच द्वारा निरूपित की जा सकती है।

चित्र ( 8.4–6) से स्पष्ट है कि जब स्विच A बन्द अवस्था ( अवस्था 1 ) में होगा तो बल्ब X अदीप्त ( अवस्था 0 में) होगा व जब स्विच A खुला ( अवस्था 0 में) होगा तो बल्ब X प्रदीप्त ( अवस्था 1 में ) होगा।

नॉट-ऐण्ड या नथ गेट (NOT AND OR NAND GATE) तथा नॉट – और या नापि गेट (NOT OR OR NOR GATE)

पिछले खण्ड में हमने तीन मूल संक्रियाओं (operations) तथा उन पर आधारित संचरण द्वारों (transmission gates) AND, OR तथा NOT का अध्ययन किया था। इनके अतिरिक्त दो ऐसी युक्तियाँ भी हैं जिनको तर्क-परिपथों का संरचना-खण्ड (building block) कहा जा सकता है। ये युक्तियाँ हैं NAND गेट तथा NOR गेट । प्रत्येक NAND अथवा NOR गेट से तीनों मूल संक्रियायें प्राप्त की जा सकती हैं। ये युक्तियां मूल संचरण द्वारों के संयोजन से ही प्राप्त होती हैं तथा एकीकृत परिपथों (integrated circuits) के रूप में उपलब्ध होती हैं।

(i) NAND गेट-

NAND का तात्पर्य है – NOT AND | यदि एक AND गेट के क्रम में NOT गेट जोड़ दिया जाय तो इस संयुक्त गेट के निर्गम पर संकेत AND गेट से प्राप्त संकेत का प्रतिलोमित संकेत होगा तथा यह युक्ति NAND गेट कहलायेगी। बाह्य संयोजन के साथ तथा आंतरिक संयोजन के साथ NAND गेट चित्र ( 8.5-1अ व ब ) में क्रमशः प्रदर्शित किये गये हैं।

NAND युक्तियों के संयोजन में मूल संक्रियाओं NOT, AND तथा OR को सरलता से प्राप्त किया जा सकता है। इस तुल्यता के लिये निम्न नियमों को प्रयुक्त किया गया है, जिनकी यथार्थता की जांच सत्यमान सारणी बना कर की जा सकती है।

NAND गेट की NOT गेट के रूप में संक्रिया यह संक्रिया चित्र (8.5-2) में प्रदर्शित की गई है। इसमें NAND गेट के निवेश पर समान A प्रयुक्त किये जाते हैं जिससे निर्गम AND संक्रिया से प्राप्त (A. A = A) का प्रतिलोमित मान Ā होता है।

NAND गेटों का AND गेट के रूप में उपयोग – यह संक्रिया चित्र ( 8.5-3) में प्रदर्शित है। यह संक्रिया दो चरणों में होती है। प्रथम चरण में NAND गेट द्वारा निवेश A व B से निर्गम (AB) प्राप्त होता है। दूसरे चरण में NAND गेट NOT गेट के रूप में कार्य कर (AB) का प्रतिलोमित मान (AB) प्रदान करता है।

NAND गेटों का OR गेट के रूप में उपयोग – यह उपयोग इस सिद्धान्त पर आधारित है कि

(A. B) = A + B

ये संक्रिया चित्र (8.5–4) में प्रदर्शित की गई है। यह संक्रिया भी दो चरणों में सम्पन्न होती है। प्रथम चरण में दो NAND गेटों का NOT गेटों के रूप में उपयोग कर निवेश A व B के प्रतिलोमित मान Āव B प्राप्त करते हैं। प्रतिलोमित संकेत एक अन्य NAND गेट के निवेश का कार्य करते हैं जिससे निर्गम (Ā B) अर्थात् (A + B) प्राप्त होता है।

(ii) NOR गेट-OR गेट व NOT गेट के संयोजन से बनी युक्ति NOT -, OR या NOR गेट कहलाती है। इस गेट में OR गेट से प्राप्त निर्गत संकेत को NOT गेट प्रतिलोमित कर देता है। बाह्य संयोजन व आंतरिक संयोजन से प्राप्त NOR गेट चित्र (8.5-5 अ व ब ) में प्रदर्शित किये गये हैं

NAND गेट की भांति NOR गेट से भी तीनों मूल संक्रियाएँ NOT, AND तथा OR प्राप्त हो सकती है। इन संक्रियाओं के क्रियान्वयन के लिये निम्न नियमों का उपयोग करना पड़ता है-

NOR गेट का NOT गेट के रूप में उपयोग इसमें समान निवेश ( मान लीजिये A) NOR गेट में प्रयुक्त किये जाते हैं जिससे निर्गम OR संक्रिया से प्राप्त A + A = A का प्रतिलोमित मान Ā प्राप्त होता है। यह संक्रिया चित्र (8.5-6) में प्रदर्शित की गई है।

NOR गेटों के संयोजन से AND संक्रिया का क्रियान्वयन – NOR गेटों के इस उपयोग में तीन A NOR गेट प्रयुक्त होते हैं व संक्रिया दो चरणों में सम्पन्न होती है। प्रथम चरण में दो NOR द्वारों को NOT द्वारों की तरह उपयोग में लाकर निवेश A व B के प्रतिलोमित मान A व B प्राप्त होते हैं। प्रतिलोमित संकेत A व B तीसरे NOR गेट के निवेश पर प्रयुक्त किये जाते हैं जिससे निर्गम पर (Ā+ B) प्राप्त होता है जो (AB) के तुल्य होता है।

यह संक्रिया चित्र (8.5-7) में दर्शाई गई है। NOR द्वारों के संयोजन से OR संक्रिया का क्रियान्वयन – इस उपयोग में दो NOR द्वार उपयोग में आते हैं। प्रथम NOR द्वार निवेश A व B के लिए निर्गम (A + B) प्राप्त होता है। दूसरे NOR द्वार को NOT द्वार की भाँति उपयोग में लाते हैं जिससे परिणामी निर्गम (A + B) प्राप्त होता है। यह संक्रिया चित्र ( 8.5-8) में प्रदर्शित हैं।