अनुरूप संकेत (एनालॉग सिग्नल) , analog signal in hindi क्या है , परिभाषा , एनालॉग सिग्नल और डिजिटल सिग्नल में अंतर

By  
analog signal in hindi , एनालॉग सिग्नल और डिजिटल सिग्नल में अंतर , अनुरूप संकेत (एनालॉग सिग्नल) :-
आंकीय इलेक्ट्रॉनिकी : अर्द्धचालक इलेक्ट्रोनिक उपकरण मुख्यतः दो संकेतो पर कार्य करते है –

1. अनुरूप संकेत (एनालॉग सिग्नल) : वे संकेत जिनके मान समय के साथ सतत रूप से परिवर्तित होते है , अनुरूप संकेत कहलाते है।
2. आंकिय संकेत (डिजिटल सिग्नल) : वे संकेत जिनके मान समय के साथ विभक्त रूप से परिवर्तित होते है , आंकिय संकेत कहलाते है।
आंकीय संकेत द्वि-आधारी बाइनरी अंक (0 या 1) होते है। जिसमे 0 अंक इलेक्ट्रॉनिक उपकरण की ऑफ अवस्था को व्यक्त करता है जबकि 1 अंक इलेक्ट्रोनिक उपकरण की ऑन अवस्था को व्यक्त करता है।

तार्किक द्वार (लॉजिक गेट)

तार्किक द्वार एक ऐसा तर्क संगत परिपथ होता है , जिसमे एक से अधिक निवेशी टर्मिनल होते है परन्तु केवल एक निर्गत टर्मिनल होता है , तार्किक द्वार कहलाता है।
तार्किक द्वार मुख्यतः तीन प्रकार के होते है –
1. OR गेट : वे तार्किक द्वार जिनमे दो या दो से अधिक निवेशी टर्मिनल हो तथा केवल एक निर्गत टर्मिनल हो , OR gate कहलाता है।
OR gate में निर्गत टर्मिनल पर 0 अवस्था तभी प्राप्त होती है जब इसका प्रत्येक निवेशी टर्मिनल शून्य अवस्था पर हो अन्यथा प्रत्येक स्थिति में निर्गत टर्मिनल पर 1 अवस्था प्राप्त होती है।
OR gate का संकेत चित्र :-
OR gate का बुलियन व्यंजक :-
Y =
A  + B
OR gate की सत्यता सारणी :-
निवेशी
संकेत
निर्गत संकेत
A
B
Y = A + B
0
0
0
1
0
1
0
1
1
1
1
1

OR gate का स्विच परिपथ चित्र :-

OR gate डायोड परिपथ :
0 volt = 0 अवस्था 
5 volt =  1 अवस्था 
2. AND गेट :  वह तार्किक द्वार जिसमे दो या दो से अधिक निवेशी टर्मिनल हो तथा केवल एक निर्गत टर्मिनल हो , AND gate कहलाता है।
AND gate में निर्गत टर्मिनल पर 1 अवस्था तभी प्राप्त होती है जब इसका प्रत्येक निवेशी टर्मिनल एक अवस्था में हो अन्यथा प्रत्येक स्थिति में निर्गत टर्मिनल पर 0 अवस्था प्राप्त होती है।
AND gate का संकेत चित्र :-
AND gate का बुलिय व्यंजक :-
Y =
A.B
AND gate की सत्यता सारणी :
निवेशी
संकेत
निर्गत संकेत
A
B
Y = A.B
0
0
0
1
0
0
0
1
0
1
1
1

 

AND gate का स्विच परिपथ चित्र :-
AND gate का डायोड चित्र :- 
3. NOT गेट : वह तार्किक द्वार (गेट) जिसमे केवल एक निवेशी व एक निर्गत टर्मिनल हो NOT गेट कहलाता है। 
NOT gate में यदि निवेशी संकेत 1 अवस्था में हो तो निर्गत संकेत शून्य अवस्था में होता है या फिर यदि निवेशी संकेत 0 अवस्था में हो तो निर्गत संकेत 1 अवस्था में होता है अर्थात NOT द्वार में निवेशी संकेत व निर्गत संकेत एक दूसरे के विपरीत अवस्था में होते है। 
NOT gate का संकेत चित्र :-
NOT gate का बूलिय व्यंजक :-
NOT gate की सत्यता सारणी :-
निवेशी संकेत
निर्गत संकेत
A
Y = A’
0
1
1
0
NOT gate का स्विच परिपथ चित्र :-
NOT gate का ट्रांजिस्टर परिपथ चित्र :-
NOR gate : वह तार्किक द्वार जो OR गेट और NOT गेट से मिलकर बना होता है , NOR गेट कहलाता है। 
NOR gate में निर्गत टर्मिनल पर 1 अवस्था तभी प्राप्त होती है जब इसका प्रत्येक निवेशी टर्मिनल 0 अवस्था पर हो अन्यथा प्रत्येक स्थिति में निर्गत टर्मिनल पर 0 अवस्था प्राप्त होती है। 
NOR गेट का संकेत चित्र :-
NOR gate का बुलिय व्यंजक :-
NOR gate की सत्यता सारणी :-
 
निवेशी संकेत
निवेशी संकेत
निर्गत संकेत
A
B
A + B
Y = (A+B)’
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
0

 

 
NAND gate : वह तार्किक द्वार जो AND गेट व NAND gate से मिलकर बना होता है NAND gate कहलाता है। 
NAND gate में निर्गत टर्मिनल पर अवस्था तभी प्राप्त होती है जब प्रत्येक निवेशी टर्मिनल 1 अवस्था में हो , अन्यथा प्रत्येक स्थिति में निर्गत टर्मिनल पर 1 अवस्था प्राप्त होती है। 
NAND gate का संकेत चित्र :-
NAND gate का बूलीय व्यंजक :-
NAND gate की सत्यता सारणी :-
निवेशी संकेत
निवेशी संकेत
निर्गत संकेत
A
B
A .B
Y = (A.B)’
0
0
0
1
1
0
0
1
0
1
0
1
1
1
1
0

 

NOR गेट व NAND gate की सहायता से OR gate , AND gate व NOT gate तीनो का निर्माण किया जा सकता है।  इसलिए NOR गेट व NAND gate  दोनों को सार्वत्रिक गेट कहते है।
XOR gate : वह तार्किक द्वार जो दो AND गेट दो NOT गेट व एक OR गेट से मिलकर बना हो , XOR gate कहलाता है।
XOR gate में निर्गत टर्मिनल पर 0 अवस्था तभी प्राप्त होती है जब प्रत्येक निवेशी संकेत 0 अवस्था या 1 अवस्था में हो , अन्यथा प्रत्येक स्थिति में निर्गत टर्मिनल पर 1 अवस्था प्राप्त होती है।
XOR gate का संकेत चित्र :-
XOR gate का बूलिय व्यंजक :-
XOR gate की सत्यता सारणी :-
निवेशी संकेत
निवेशी संकेत
निर्गत संकेत
A
B
A’
B’
A.B’
A’B
Y=A.B’ + A’B
0
0
1
1
0
0
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
0
0

NOR गेट से NOT गेट (nor to not gate conversion) :

सत्यता सारणी :

निवेशी संकेत
निर्गत संकेत
A
Y = A’
0
1
1
0

NOR gate से OR गेट रूपांतरण (nor to or gate conversion):

सत्यता सारणी :

निवेशी संकेत
निवेशी संकेत
निर्गत संकेत
A
B
A+B
(A+B)’
Y  = (A+B)” = A+B
0
0
0
1
0
1
0
1
0
1
0
1
1
0
1
1
1
1
0
1

NOR gate से AND गेट बनाना (nor to AND gate conversion) :

सत्यता सारणी :

निवेशी संकेत
निवेशी संकेत
निर्गत संकेत
A
B
A’
B’
A’+B’
Y = (A’+B’)’
0
0
1
1
1
0
1
0
0
1
1
0
0
1
1
0
1
0
1
1
0
0
0
1

NAND गेट से NOT गेट का निर्माण :

सत्यता सारणी :

निवेशी संकेत
निर्गत संकेत
A
Y = A’
0
1
1
0

NAND गेट से AND गेट का निर्माण :

सत्यता सारणी :
निवेशी संकेत
निवेशी संकेत
निर्गत संकेत
A
B
A.B
(A.B)’
Y = (A.B)” = A.B
0
0
0
1
0
1
0
0
1
0
0
1
0
1
0
1
1
1
0
1
NAND gate से OR गेट में परिवर्तन :
सत्यता सारणी :
निवेशी संकेत
निवेशी संकेत
निर्गत संकेत
A
B
A’
B’
A’.B’
Y = (A’.B’)’
0
0
1
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
1
1
0
0
0
1
सत्यता सारणी : सत्यता सारणी एक ऐसी तर्क संगत सारणी है जो निवेशी संकेतो की सभी संभव संभावनाओ एवं इन संभावनाओ के मध्य सम्बन्ध स्थापित करके एक संभव निर्गत संकेत को व्यक्त करती है।
बुलीय समीकरण की खोज जोर्ज बुलिय नामक वैज्ञानिक ने की।