field effect transistor in hindi क्षेत्र प्रभाव ट्रांजिस्टर क्या है FIELD EFFECT TRANSISTOR AND ITS CIRCUIT CHARACTERISTICS

क्षेत्र प्रभाव ट्रांजिस्टर क्या है field effect transistor in hindi FIELD EFFECT TRANSISTOR AND ITS CIRCUIT CHARACTERISTICS ?

क्षेत्र प्रभाव ट्रांजिस्टर (Field Effect Transistor)

 क्षेत्र प्रभाव ट्राँजिस्टर तथा इसके परिपथीय अभिलक्षण (FIELD EFFECT TRANSISTOR AND ITS CIRCUIT CHARACTERISTICS)

क्षेत्र प्रभाव ट्रॉजिस्टर (field effect transistor या FET) एक अर्ध चालक (semiconductor) से बनी युक्ति है जिसमें आरोपित विद्युत क्षेत्र ( वोल्टता) द्वारा निर्गम धारा को नियन्त्रित किया जाता है अर्थात् यह एक वोल्टता नियन्त्रित (voltage controlled) युक्ति है। इस प्रकार के ट्रॉजिस्टर में केवल एक प्रकार के बहुसंख्यक आवेश वाहक, इलेक्ट्रॉन या होल होते हैं इसलिए इसे एकल ध्रुवी (unipolar) ट्रॉजिस्टर भी कहते हैं। ये ट्रॉजिस्टर दो प्रकार के होते हैं- (i) सन्धि क्षेत्र प्रभाव ट्रॉजिस्टर (junction field effect transistor या JFET), (ii) रोधी द्वार क्षेत्र प्रभाव ट्रॉजिस्टर (insulated gate field effect transistor या IGFET) या धातु-ऑक्साइड अर्ध चालक क्षेत्र प्रभाव ट्रॉजिस्टर (metal oxide semiconductor field effect transisor MOSFET)

एकीकृत परिपथों ( Integrated circuit) में FET का संविरचन ( fabrication) सरल होने के कारण BJT की तुलना में इसका उपयोग बहुतायत से होने लगा है।

सन्धि क्षेत्र प्रभाव ट्राँजिस्टर (JFET)-

(A) संरचना-

यह एक N – अथवा P- प्रकार की अशुद्धि (impurity ) से मादित ( doped) अर्ध चालक की छड़ होती है। इस छड़ के सिरे समान अशुद्धि से अत्यधिक मादित होते हैं तथा इन पर ओमी संपर्क (ohmic contacts) के लिए टर्मिनल लगे होते हैं। यदि छड़ N प्रकार के अर्धचालक की बनी है तो यह ट्रॉजिस्टर N – चैनल (channel) FET कहलाता है और यदि छड़ P प्रकार के अर्ध चालक की बनी है तो ट्रॉजिस्टर P-चैनल FET कहलाता है। इसके एक

सिरे पर स्थित टर्मिनल स्रोत (source) S कहलाता है जिससे बहुसंख्यक आवेश वाहक FET में प्रवेश करते हैं तथा

दूसरे सिरे पर स्थित टर्मिनल निर्गम टर्मिनल (drain) D कहलाता है इससे बहुसंख्यक आवेश वाहक निर्गमित होते हैं।

छड़  के आमने-सामने वाले पार्श्व फलकों पर चैनल में प्रयुक्त अशुद्धि के विपरीत प्रकृति की अशुद्धि से अत्यधिक मादित द्वार (gate) G की रचना की जाती है। N चैलन FET में P – प्रकार के अत्यधिक मादित P’ प्रभाग गेट (द्वार) GG की रचना करते हैं। (चित्र 7.1 -1a)

इसी प्रकार P-चैनल FET से N – प्रकार के अत्यधिक मादित प्रभाग गेट GG की रचना करते हैं, चित्र (7.1-1b)। परिपथ में N-चैनल FET को चित्र (7.1-2(a)) में दर्शाये गये प्रतीक (symbol) द्वारा प्रदर्शित किया जाता है। द्वार पर तीर का निशान धारा की दिशा को व्यक्त करता है यदि द्वार G तथा स्रोत S के बीच मध्य अग्र दिशिक बायस

लगाया जाये।

P-चैनल FET में बायस ध्रुवणता तथा धारा प्रवाह की दिशा N चैनल FET के विपरीत होती है, इसका प्रतीक चित्र (7.1-2 (b)) में प्रदर्शित है।

(B) संक्रिया (Operation)

चित्र (7.1–3) में एक N – चैनल JFET को प्रदर्शित किया गया है। निर्गम टर्मिनल D (drain) व स्रोत टर्मिनल S (source) के मध्य वोल्टता VDs इस प्रकार आरोपित की जाती है कि चैनल में बहुसंख्यक आवेश वाहक स्रोत S से निर्गम D की ओर प्रवाहित हों। N चैनल FET में बहुसंख्यक आवेश वाहक इलेक्ट्रॉन होते हैं अत: D को S के सापेक्ष धनात्मक वोल्टता पर रखा जाता है, अर्थात् VDs = +vel गेट G व स्रोत S के मध्य वोल्टता इस प्रकार लगाई जाती है कि संरचना में बनी PN संधि पश्चदिशिक बायसित रहे। इस प्रकार N चैनल FET में गेट G स्रोत S के सापेक्ष ऋणात्मक वोल्टता पर होनी चाहिये अर्थात् VGs = -ve   चैनल JFET में इसके विपरीत VDs = -ve व

VGs +ve होता है।

गेट और चैनल के मध्य PN संधि पर पश्चदिशिक बायस होने के कारण चैनल के दोनों ओर अवक्षय प्रभाग (depletion regions) उत्पन्न हो जाते हैं जिनमें मुक्त आवेश वाहक नहीं होते परन्तु अचल (immobile) आवेश संगृहीत हो जाते हैं (N प्रभाग में धन आयन व P प्रभाग में ऋण- आयन)। पश्चदिशिक बायस में वृद्धि से अवक्षय प्रभाग की  मोटाई बढ़ती जाती है। स्रोत S से निर्गम D की ओर वोल्टता में वृद्धि से PN संधि पर पश्चदिशिक बास भी बढ़ जाता है जिससे अवक्षय प्रभाग की मोटाई बढ़ती जाती है तथा चैनल की प्रभावी चौड़ाई घटती जाती है। इसी प्रकार नियत निर्गम-स्रोत वोल्टता VDs के लिये गेट वोल्टता VDs के द्वारा चैनल की प्रभावी चौड़ाई नियंत्रित की जा सकती है। परिणामस्वरूप निर्गम धारा (drain current) ID, VDs व VGs का फलन होती है। इस युक्ति में निर्गम धारा ID पर नियंत्रण अवक्षय प्रभाग के विस्तार द्वारा होता है जिसमें बद्ध आवेशों के कारण विद्युत क्षेत्र उत्पन्न होता है। यह अवक्षय प्रभाग या विद्युत क्षेत्र पश्चदिशिक बायस पर निर्भर होता है। इस कारण इस युक्ति को क्षेत्र प्रभाव ट्रांजिस्टर नाम दिया गया है।

स्रोत-द्वार सन्धि पर उत्क्रमित बायस होने के कारण द्वार में धारा Ig अत्यल्प (PA में) होती है। इस कारण से JFET का निवेश प्रतिरोध अत्यधिक होता है।

(C) अभिलाक्षणिक वक्र

JFET के स्रोत-निर्गम (source-drain) परिपथ में निर्गत धारा (drain current) I स्रोत के सापेक्ष निर्गम वोल्टता VDs तथा द्वार (gate) वोल्टता Vos पर निर्भर करती है। इन राशियों की एक दूसरे पर निर्भरता विभिन्न वक्रों द्वारा प्रदर्शित की जा सकती है। इन वक्रों को FET के लाक्षणिक वक्र कहते हैं। गेट की पश्चदिशिक बायस वोल्टता Vcs को स्थिर रखकर निर्गम धारा I की अग्रदिशिक निर्गम वोल्टता VDs पर निर्भरता निरूपित करने वाले निर्गम वक्र कुल को उभयनिष्ठ स्रोत निर्गम अभिलाक्षणिक (common source drain characteristics) कहते हैं।

अग्रदिशिक वोल्टता VDs को स्थिर रखकर निर्गम धारा ID की उत्क्रमित गेट वोल्टता VDs पर निर्भरता प्रदर्शित करने वाले वक्र अन्तरित लाक्षणिक वक्र (transfer characteristics) कहलाते हैं।

इन लाक्षणिक वक्रों को प्राप्त करने के लिए प्रयुक्त परिपथ चित्र (7.1-4) में दिया गया है।

निर्गम (drain) D तथा द्वार (gate) G पर विभिन्न मान की वोल्टता प्रयुक्त करने के लिए विभव- विभाजक समायोजनों (potential divider arrangement) को प्रयुक्त किया जाता है। निर्गम स्रोत परिपथ में धारा का मान ज्ञात करने के लिए मिलीमीटर mA, निर्गम स्रोत वोल्टता मापने के लिए वोल्टमीटर VDs तथा द्वार स्रोत वोल्टता मापने के लिए वोल्टमीटर Vos प्रयुक्त किये जाते हैं।

(i) निर्गम अभिलाक्षणिक (Drain characteristics) – द्वार वोल्टता VDs के मान को स्थिर रखकर निर्गम स्रोत परिपथ में धारा का मान विभिन्न निर्गम वोल्टता Vos के मान के लिए ज्ञात कर यदि निर्गत धारा I तथा वोल्टता VDs में आरेख खींचे जाये तो चित्र (7.1-5) की भांति वक्र-कुल (family of curves ) प्राप्त होगा । विभिन्न द्वार-स्रोत वोल्टता के मानों के लिए पृथक् वक्र प्राप्त होते हैं।

जाते हैं-

ये अभिलाक्षणिक वक्र तीन क्षेत्रों में विभाजित किये

(a) प्रतिरोधक या रेखीय क्षेत्र (linear region)– यह क्षेत्र वोल्टता VDs के कम मानों के लिए होता है तथा इसमें धारा I वोल्टता VDs के लगभग अनुक्रमानुपाती होती

है और इस अवस्था में चैनल छड़ साधारण प्रतिरोधक के समान कार्य करती है।

(b) संतृप्त क्षेत्र (saturation region) – इस क्षेत्र में निर्गत धारा I लगभग स्थिर रहती है अर्थात् इस क्षेत्र में वोल्टता VDs पर निर्भरता अत्यल्प होती है। यह अवस्था रेखीय क्षेत्र के पश्चात् प्राप्त होती है। इस क्षेत्र में FET वोल्टता VDs की यथेष्ट परास के लिए नियत धारा स्रोत की भाँति व्यवहार करता है। रेखीय क्षेत्र और संतृप्त क्षेत्र की सीमा पर VDs का वह मान जिसके पश्चात् I में वृद्धि अवरुद्ध हो जाती है और I नियत मान की ओर अग्रसर होती है, संकुचन वोल्टता (pinch off voltage) कहलाती है। संकुचन वोल्टता को सही रूप से परिभाषित करना व निश्चित मान बताना कठिन है पर चैनल का निर्गम के निकट अधिकतम संकुचन हो जाता है इससे अधिक वोल्टता चैनल के अधिकतम संकुचित प्रभाग की लम्बाई में वृद्धि होती है परन्तु चैनल बन्द नहीं होने पाती और इससे निर्गत धारा में वृद्धि नहीं होती है चित्र (7.1-6 ) ।

(c) भंजक क्षेत्र (break down region) निर्गम व स्रोत के मध्य प्रयुक्त अधिकतम् वोल्टता पश्चदिशिक बायसित PN सन्धि के भंजन पर निर्भर करती है। इस वोल्टता को निर्गम स्रोत भंजन वोल्टता (drain to source break down voltage) कहते हैं तथा इससे अधिक वोल्टता लगाने पर निर्गत धारा में अत्यधिक वृद्धि हो जाती है। VDs के इस परास को भंजक क्षेत्र कहते हैं। पश्चदिशिक बायस वोल्टता Vas में वृद्धि से भंजन, वोल्टता VDs के कम मान पर ही हो जाता है अर्थात् भंजन वोल्टता घटती है।

(ii) अन्तरण अभिलाक्षणिक (Transfer characteristics)

निर्गम वोल्टता VDs को संतृप्त क्षेत्र में स्थिर रखकर संतृप्त निर्गत धारा IDs का मानद्वार वोल्टता VGs के विभिन्न मानों के लिए ज्ञात कर यदि निर्गत धारा IDs तथा द्वार वोल्टता VGs में ग्राफ खींचे जायें तो ये वक्र FET के अन्तरण अभिलाक्षणिक कहलाते हैं। VDs के एक निश्चित मान के में लिये अन्तरण अभिलाक्षणिक चित्र (7.1-7) में प्रदर्शित है। IDs और VGs संबंध प्रदान करने वाले अन्तरण अभिलाक्षणिक को निम्न परवलयिक समीकरण से निरूपित किया जा सकता है।

जहाँ IDss संतृप्त धारा IDs का वह मान है जब गेट लघुपथित (shorted) होता है अर्थात् VGs = 01 इस वक्र से यह स्पष्ट होता है कि एक निश्चित पश्चदिशिक वोल्टता VGs लगाने पर परिपथ में धारा का मान शून्य हो जाता है। इस वोल्टता को अन्तक ( cut off) वोल्टता कहते हैं। VGs = 0 पर प्रवणता रेखा बढ़ाने पर VGs अक्ष को जहाँ काटती है वहाँ VGs – Vp/2। इसके द्वारा भी Vp का मान ज्ञात करना संभव है।

(D) JFET के संक्रियात्मक नियतांक (Operational constants of JFET )

लघु आयाम के संकेतों के लिये निर्गत धारा I की स्रोत (source ) के सापेक्ष द्वार (gate) वोल्टता VGs तथा निर्गम (Drain) वोल्टता VDs पर निर्भरता सिद्धान्तः निम्न संबंध से दी जा सकती हैं।

यदि द्वार वोल्टता तथा निर्गम वोल्टता दोनों परिवर्तनशील हों तो निर्गत धारा में परिवर्तन टेलर श्रेणी (Taylor series) द्वारा सन्निकटतः प्राप्त कर सकते हैं। इसके अनुसार

नियत निर्गम वोल्टता पर गेट वोल्टता में परिवर्तन के कारण निर्गत धारा में परिवर्तन की दर है, इस राशि को अन्योन्य चालकता (mutual conductance) या अन्योन्य प्रवेश्यता (trans admittance) कहते हैं व इसे gm से निरूपित करते हैं। अतः

नियत गेट वोल्टता के लिये निर्गम वोल्टता में परिवर्तन के कारण निर्गत धारा के परिवर्तन की दर है, यह प्राचल निर्गम चालकता (drain conductance) है तथा यह निर्गम प्रतिरोध (drain or output resistance) का व्युत्क्रम है। यदि निर्गम प्रतिरोध को से निरूपित करें तो

यदि नियत निर्गम वोल्टता VDs के लिये द्वार वोल्टता में परिवर्तन vGs से निर्गत धारा में परिवर्तन iD हो तथा गेट वोल्टता VGs नियत रख कर निर्गत धारा के परिवर्तन iD को निरसित (cancel) करने के लिये निर्गम वोल्टता में आवश्यक परिवर्तन (-VDs) हो तो (-VDs) व vDs का अनुपात FET का प्रवर्धक गुणांक कहलाता है। अर्थात्

नियतांक Id, gm व u परस्पर संबंधित होते हैं।

μ= rd gm …………………..(7)

उपरोक्त नियतांकों के रूप में समी. (3) निम्न रूप में लिखा जा सकता है।

निम्न आवृत्तियों (low frequencies) के लिये, जब द्वार स्रोत तथा निर्गम स्रोत के मध्य धारिताओं के प्रभाव उपेक्षणीय होते हैं, JFET का तुल्य परिपथ चित्र (7.1-8) के अनुसार बनाया जा सकता है। द्वार व स्रोत के मध्य निवेश प्रतिरोध अत्यधिक होने से अनंत माना जा सकता है।